PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-204569

(43)Date of publication of application: 09.08.1996

(51)Int.CI.

H03M 5/06 G11B 20/14

H04L 25/49

(21)Application number: 07-010230

(71)Applicant : SONY CORP

(22)Date of filing:

25.01.1995


(72)Inventor: NAKAGAWA TOSHIYUKI

(54) MODULATION METHOD, MODULATOR, AND DEMODULATOR

(57)Abstract:

PURPOSE: To provide a modulation method, modulator, and demodulator which reduce the peak value of DSV in comparison with that in a conventional device at the time of DSV control of the code where DSV control is not taken into consideration.

CONSTITUTION: An encoding circuit 11 converts an input data string to a code string A. A pattern generation circuit 12 generates an inverted pattern when accumulated DSV in a position P is positive and the positive peak value of DSV in a section PQ, is larger than the negative peak value or this accumulated DSV is negative and the negative peak value is larger than the positive peak value, but the circuit 12 generates a non-inverted pattern when accumculated DSV in the position is negative and the positive peak value of DSV in the section PQ is not larger than the negative peak value or accumulated DSV is positive and the negative peak value is not larger than the positive peak value. A pattern inserting circuit 13 inserts the pattern from the pattern generation circuit 12 to the code string A at prescribed intervals to generate a code string B. A modulation circuit 14 subjects the code string B to NRZI modulation and outputs the result.



LEGAL STATUS

[Date of request for examination]

15.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3239663

[Date of registration]

12.10.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平8-204569

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl. ⁸	識別記号	庁内整理番号 9382-5K	FΙ	技術表示箇所
H 0 3 M 5/06 G 1 1 B 20/14 H 0 4 L 25/49	341 A			


		審査請求	未請求 請求項の数7 OL (全 12 頁)
(21) 出願番号	特願平 7-10230	(71)出願人	000002185 ソニー株式会社
(22)出顧日	平成7年(1995)1月25日	(72)発明者	東京都品川区北品川6丁目7番35号 中川 俊之 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
		(74)代理人	弁理士 小池 晃 (外2名)

(54) 【発明の名称】 変調方法、変調装置及び復調装置

(57)【要約】

本発明は、DSV制御が考慮されていない 符号に対してDSV制御を行う際に、従来の装置に比し てDSVのピーク値を小さくすることができる変調方 法、変調装置及び復号装置を提供することを目的とす

【構成】 符号化回路11は、入力データ列を符号列A に変換する。パターン発生回路 12は、位置Pにおける 累積DSVが正であって、区間PQのDSVの正のピー ク値が負のピーク値よりも大きいときは反転パターン を、逆のときは非反転パターンを発生し、累積DSVが 負であって、負のピーク値が正のピーク値よりも大きい ときは反転パターンを、逆のときは非反転パターンを発 生する。パターン挿入回路13は、符号列Aにパターン 発生回路12からのパターンを所定間隔で挿入し、符号 列Bを生成する。変調回路14は、符号列BをNRZI 変調して出力する。



【特許請求の範囲】

【請求項1】 符号列に所定の長さのパターンを所定間 隔で挿入し、パターンが挿入された符号列をNRZI変 調して、DSV制御された変調符号を出力する変調方法 において、

今回挿入するパターン以前の符号列のDSVが正であっ て、今回挿入するバターンと次に挿入するバターン間の 符号列のDSVの正のピーク値が負のピーク値よりも大 きいときは「1」の数が奇数のパターンを挿入し、正の ピーク値が負のピーク値よりも小さいときは「1」の数 10 が偶数のパターンを挿入し、

今回挿入するパターン以前の符号列のDSVが負であっ て、今回挿入するパターンと次に挿入するパターン間の 符号列のDSVの負のピーク値が正のピーク値よりも大 きいときは「1」の数が奇数のパターンを挿入し、負の ピーク値が正のピーク値よりも小さいときは「1」の数 が偶数のパターンを挿入することを特徴とする変調方

【請求項2】 前記符号を(d, k)符号とし、 トとしたことを特徴とする請求項1に記載の変調方法。 【請求項3】 前記「1」の数が奇数のパターンを、

「1」の数が1個のパターンとし、前記「1」の数が偶 数のパターンを、「1」の数が0個又は2個のパターン とし.

今回挿入するパターン以前の符号列のDSVと、今回挿 入するパターンと次に挿入するパターン間の符号列のD SVとを加算し、該加算値の絶対値が小さくなるように 上記パターンのうちの1つを選択して挿入することを特 徴とする請求項2に記載の変調方法。

【請求項4】 符号列に所定の長さのパターンを所定間 隔で挿入し、パターンが挿入された符号列をNRZI変 調して、DSV制御された変調符号を出力する変調装置 において、

今回挿入するパターン以前の符号列のDSVが正であっ て、今回挿入するパターンと次に挿入するパターン間の 符号列のDSVの正のピーク値が負のピーク値よりも大 きいときは「1」の数が奇数のパターンを発生し、正の ピーク値が負のピーク値よりも小さいときは「1」の数 が偶数のパターンを発生すると共に、今回挿入するパタ ーン以前の符号列のDSVが負であって、今回挿入する パターンと次に挿入するパターン間の符号列のDSVの 負のピーク値が正のピーク値よりも大きいときは「1」 の数が奇数のパターンを発生し、負のピーク値が正のピ ーク値よりも小さいときは「1」の数が偶数のパターン を発生するパターン発生手段と、

該バターン発生手段で周期的に発生された所定の長さの パターンを符号列に挿入するパターン挿入手段と、

該バターン挿入手段からのパターンが挿入された符号列 をNRZI変調する変調手段とを備えることを特徴とす る変調装置。

【請求項5】 前記符号を(d,k)符号とし、 前記パターン発生手段は、所定の長さが2 (d+1)ビ ットからなるパターンを発生することを特徴とする請求 項4に記載の変調装置。

【請求項6】 前記パターン発生手段は、「1」の数が 奇数のパターンを「1」の数が1個のパターンとし、 「1」の数が偶数のパターンを「1」の数が0個又は2 個のパターンとすると共に、今回挿入するパターン以前 の符号列のDSVと、今回挿入するパターンと次に挿入 するパターン間の符号列のDSVとを加算し、該加算値 の絶対値が小さくなるような上記パターンのうちの1つ を選択して発生することを特徴とする請求項5に記載の 変調装置。

【請求項7】 符号列に所定の長さのバターンが所定間 隔で挿入された後に、NRZI変調されることによって DSV制御された変調符号であって、今回挿入されるバ ターン以前の符号列のDSVが正であって、今回挿入さ れるバターンと次に挿入されるパターン間の符号列のD 前記挿入するパターンの所定の長さを2(d+1)ビッ 20 SVの正のピーク値が負のピーク値よりも大きいときは 「1」の数が奇数のパターンが挿入され、正のピーク値 が負のピーク値よりも小さいときは「1」の数が偶数の パターンが挿入されると共に、今回挿入されるパターン 以前のDSVが負であって、今回挿入されるパターンと 次に挿入されるパターン間の符号列のDSVの負のピー ク値が正のピーク値よりも大きいときは「1」の数が奇 数のバターンが挿入され、負のピーク値が正のピーク値 よりも小さいときは「1」の数が偶数のパターンが挿入 された変調符号が供給され、該変調符号をNRZI復調 30 して、パターンが挿入された符号列を再生する復調手段

> 該復調手段からのパターンが挿入された符号列からパタ ーンを除去して、元の符号列を再生するパターン除去手 段とを備えることを特徴とする復調装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、変調方法、変調装置及 び復調装置に関し、特にデータを伝送したり、データを 記録媒体に記録する際に、伝送や記録に適合した変調を 40 施した変調符号のDSVを向上させるものである。

[0002]

【従来の技術】データを伝送したり、データを例えば磁 気テープ、磁気ディスク、光ディスク等の記録媒体に記 録する際に、データに伝送(記録)に適した符号化処 理、変調処理を施し、得られる変調符号を伝送するよう になっている。とことで、データの再生時において、例 えば受信信号を2値化 (ディジタル化) する際の基準レ ベルのふらつきに起因したエラーが発生しないようにす るためには、あるいは例えばディスク装置の所謂サーボ 制御におけるトラッキングエラー信号等の各種のエラー

信号に変動が生じないようにするためには、変調符号に 直流成分がなるべく含まれないほうが良い。

【0003】データのシンボル「1」、「0」をそれぞれ+1、-1とし、変調符号列の最初からのシンボルの総和である所謂DSV(Digital Sum Value)は、上述の直流成分の評価の目安であり、DSVの絶対値が小さいということは、直流成分又は低域成分が少ないことを表している。

【0004】したがって、ディジタル・オーディオ・テープレコーダ(DAT)で採用されている8-10変換、コンパクト・ディスク(CD)・プレーヤで採用されているEFM(Eight to Fourteen Modulation)、磁気ディスク装置で採用されているMiller(Miller square)等の変調では、例えば所謂マーク間(mark position)変調であるNRZ(Non Return to Zero)やマーク長(mark length)変調であるNRZI(Non Return to Zero Inverted)を施した後のDSVの絶対値を小さくするDSV制御が行われている。

【0005】一方、例えば符号列をNRZ変調やNRZ I変調して得られる波形列の所謂最小反転間隔を T_{ax} とし、最大反転間隔を T_{ax} としたときの最大反転間隔 T_{ax} が有限である所謂RLL (Run Length Limited) 符号では、一般的にはDSV制御は考慮されておらず、 そのままでは、上述のような直流成分に起因したエラー が発生する等の虞れがある。

【0006】そとで、本願出願人は、特開平-1970 24号公報にて、DSV制御が行われていないRLL符 号列に対して、所定の長さを有するパターンを所定間隔 で挿入して、DSV制御を行う技術を開示している。

【0007】 このDS V制御方式は、今回挿入するバターン以前までのRLL符号列のDS V(以下、累積DS Vという。)と、今回挿入するバターンとその次に挿入するバターン間のRLL符号列のDS V(以下、区間のDS Vという。)とを加算し、この加算値の絶対値が小さくなるように、挿入する「1」の数が奇数のバターン(以下、反転バターンという。)あるいは「1」の数が偶数のバターン(以下、非反転バターンという。)を決定ものである。すなわち、このDS V制御方式では、反転・非反転の決定は、任意の区間の最初と最後で行われるようになっている。

【0008】具体的には、例えば図8Aに示すように、位置Pにおける累積DSVが+2であり、区間PQのDSVが-2のときは、位置Pに非反転パターンを挿入する。この結果、位置Qにおける累積DSVは0となる。また、例えば図8Bに示すように、位置Pにおける累積DSVが+2であり、区間PQのDSVが+2のときは、位置Pに反転パターンを挿入する。この結果、位置Qにおける累積DSVは、破線で示すように0となる。また、例えば図8Cに示すように、位置Pにおける累積DSVが+2であり、区間PQのDSVが+2のとき

4

は、位置Pに反転パターンを挿入する。この結果、位置 Qにおける累積DSVは、破線で示すようにOとなる。 【0009】ところで、このDSV制御方式では、例え ば上述の図8Cに示すように、位置Qにおける累積DS Vは減少するが、位置Pから位置Qまでの区間におい て、反転パターンの挿入によっては、累積DSVに大き なピーク値(この例では+8)が発生することになる。 【0010】

【発明が解決しようとする課題】本発明は、上述の問題 10 点に鑑みてなされたものであり、DSV制御が考慮されていない符号に対してDSV制御を行う際に、従来の装置に比して、DSVのピーク値を小さくすることができると共に、冗長度の増加を必要最小限に抑えることができる変調方法、変調装置及び復号装置を提供することを目的とする。

[0011]

【課題を解決するための手段】上述の目的を達成するた めに、本発明に係る変調方法は、符号列に所定の長さの パターンを所定間隔で挿入し、パターンが挿入された符 20 号列をNRZI変調して、DSV制御された変調符号を 出力する変調方法において、今回挿入するパターン以前 の符号列のDSVが正であって、今回挿入するパターン と次に挿入するパターン間の符号列のDSVの正のピー ク値が負のピーク値よりも大きいときは「1」の数が奇 数のパターンを挿入し、正のピーク値が負のピーク値よ りも小さいときは「1」の数が偶数のパターンを挿入 し、今回挿入するパターン以前の符号列のDSVが負で あって、今回挿入するパターンと次に挿入するパターン 間の符号列のDSVの負のピーク値が正のピーク値より も大きいときは「1」の数が奇数のパターンを挿入し、 負のピーク値が正のピーク値よりも小さいときは「1」 の数が偶数のパターンを挿入することを特徴とする。 【0012】また、この変調方法は、符号を(d, k) 符号とし、挿入するパターンの所定の長さを2(d+ 1) ビットとしたことを特徴とする。

【0013】さらに、この変調方法は、「1」の数が奇数のパターンを、「1」の数が1個のパターンとし、「1」の数が偶数のパターンを、「1」の数が0個又は2個のパターンとし、今回挿入するパターン以前の符号 列のDSVと、今回挿入するパターンと次に挿入するパターン間の符号列のDSVとを加算し、加算値の絶対値が小さくなるように上記パターンのうちの1つを選択して挿入することを特徴とする。

【0014】本発明に係る変調装置は、符号列に所定の長さのパターンを所定間隔で挿入し、パターンが挿入された符号列をNRZI変調して、DSV制御された変調符号を出力する変調装置において、今回挿入するパターン以前の符号列のDSVが正であって、今回挿入するパターンと次に挿入するパターン間の符号列のDSVの正50のピーク値が負のピーク値よりも大きいときは「1」の

数が奇数のパターンを発生し、正のピーク値が負のピーク値よりも小さいときは「1」の数が偶数のパターンを発生すると共に、今回挿入するパターン以前の符号列のDSVが負であって、今回挿入するパターンと次に挿入するパターン間の符号列のDSVの負のピーク値が正のピーク値よりも大きいときは「1」の数が奇数のパターンを発生し、負のピーク値が正のピーク値よりも小さいときは「1」の数が偶数のパターンを発生するパターン発生手段と、パターン発生手段で周期的に発生された所定の長さのパターンを符号列に挿入するパターン挿入手段と、パターン挿入手段からのパターンが挿入された符号列をNRZI変調する変調手段とを備えることを特徴とする。

【0015】また、との変調装置では、符号を(d,k)符号とし、パターン発生手段は、所定の長さが2(d+1)ビットからなるパターンを発生することを特徴とする。

【0016】さらに、この変調装置では、パターン発生手段は、「1」の数が奇数のパターンを「1」の数が1個のパターンとし、「1」の数が偶数のパターンを「1」の数が0個又は2個のパターンとすると共に、今回挿入するパターン以前の符号列のDSVと、今回挿入するパターンと次に挿入するパターン間の符号列のDSVとを加算し、加算値の絶対値が小さくなるような上記パターンのうちの1つを選択して発生することを特徴とする

【0017】本発明に係る復調装置は、符号列に所定の 長さのパターンが所定間隔で挿入された後に、NRZI 変調されることによってDSV制御された変調符号であ って、今回挿入されるパターン以前の符号列のDSVが 正であって、今回挿入されるパターンと次に挿入される バターン間の符号列のDSVの正のピーク値が負のピー ク値よりも大きいときは「1」の数が奇数のパターンが 挿入され、正のピーク値が負のピーク値よりも小さいと きは「1」の数が偶数のパターンが挿入されると共に、 今回挿入されるパターン以前のDSVが負であって、今 回挿入されるパターンと次に挿入されるパターン間の符 号列のDSVの負のピーク値が正のピーク値よりも大き いときは「1」の数が奇数のパターンが挿入され、負の ピーク値が正のピーク値よりも小さいときは「1」の数 が偶数のパターンが挿入された変調符号が供給され、変 調符号をNRZI復調して、バターンが挿入された符号 列を再生する復調手段と、復調手段からのパターンが挿 入された符号列からパターンを除去して、元の符号列を 再生するパターン除去手段とを備えることを特徴とす る。

[0018]

【作用】本発明では、符号列に所定の長さのパターンを 所定間隔で挿入する際に、今回挿入するパターン以前の 符号列のDSVが正であって、今回挿入するパターンと 値が負のピーク値よりも大きいときは「1」の数が奇数のパターンを挿入し、正のピーク値が負のピーク値よりも小さいときは「1」の数が偶数のパターンを挿入し、今回挿入するパターン以前の符号列のDSVが負であって、今回挿入するパターン間の

次に挿入するバターン間の符号列のDSVの正のピーク

て、今回挿入するパターンと次に挿入するパターン間の符号列のDSVの負のピーク値が正のピーク値よりも大きいときは「1」の数が奇数のパターンを挿入し、負のピーク値が正のピーク値よりも小さいときは「1」の数が偶数のパターンを挿入する。そして、パターンが挿入された符号列をNRZI変調して、DSV制御された変

【0019】また、本発明では、変調符号をNRZI復調して、パターンが挿入された符号列を再生し、このパターンが挿入された符号列からパターンを除去して、元の符号列を再生する。

[0020]

調符号を出力する。

【実施例】以下、本発明に係る変調方法、変調装置及び 復調装置の実施例について図面を参照しながら説明す 20 る。図1は、本発明を適用した変調装置の要部の回路構 成を示すブロック図である。

【0021】との変調装置は、図1に示すように、入力データ列を伝送等に適した符号列に変換する符号化回路11と、所定の長さのパターンを所定間隔で発生するパターン発生回路12と、上記符号化回路11からの符号列に上記パターン発生回路12からのパターンを所定間隔で挿入するパターン挿入回路13からのパターンが挿入された符号列をNRZI(Non Return to ZeroInverted) 変調して出力する変調回路14とを備える。

【0022】そして、との変調装置は、入力データ列を、例えば伝送や光磁気ディスク等の記録媒体への記録に適した符号列Aに変換し、例えば図2に示すように、との符号列Aに、所定の長さであるTacビットからなるパターンを所定間隔Tcodeビットで挿入し、パターンが挿入された符号列BをNRZI変調して、所謂DSV(Digital Sum Value)制御された変調符号(あるいは記録符号)を出力するようになっている。そして、との変調符号(記録符号)は、例えば伝送路を介して復調装置に40 伝送されたり、光磁気ディスク等に記録される。

[0023] 具体的には、符号化回路11は、入力データ列を伝送(あるいは記録)に適合した符号則、例えば「0」の最小ラン(run)をdとし、最大ランをkとする所謂(d,k)符号の符号則に基づいて符号列Aに変換する。すなわち、符号化回路11は、例えば(4,18)符号である下記表1に示す(4,18;2,5;6)符号、(4,19)符号である下記表2に示す(4,19;2,5;5)符号等のDSV制御が考慮されていない符号則により、入力データ列を符号化する。したがって、この符号化回路11からはDSV制御され

7

ていない符号列Aが出力される。 【0024】 *【表1】

*

表1(1/2)

	データ語	符号語
i=1	11 10 01	10000 01000 00*00
i=2	0011 0010	00010 00000 00001 00000
	1011	00000 00*00
i=3	000111 000110 000101 000100	00010 00010 00000 00010 00001 00000 00001 00001 00000 00000 00010 00000
:_4	000011	00000 00001 00000
i=4	00001011 00001010 00001001 00001000	00010 00010 00010 00000 00010 00010 00001 00000 00010 00001 00001 00000 00001 00001 00001 00000
	00000111 00000110 00000101 00000100	00000 00010 00010 00000 00000 00010 00001 00000 00000 00001 00001 00000 00000 00000 00100 00*00

[0025]

※ ※【表2】 表1(2/2)

デ	一夕語			符	F号語		
i=5	0000001111 0000001110 0000001101 0000001100	01000 01000 00100 00100	00000 00000 00000 00000	00000 00000 00000 00000	00010 00001 00010 00001	00000 00000 00000 00000	
	0000001011 0000001010 0000001001 0000001000	00010 00010 00010 00010	00010 00010 00010 00001	00010 00010 00001 00001	00010 00001 00001 00001	00000 00000 00000 00000	
	0000000111 0000000110 0000000101 0000000	00001 00000 00000 00000	00001 00010 00010 00010	00001 00010 00010 00001	00001 00010 00001 00001	00000 00000 00000 00000	
	0000000011 0000000010 0000000001	00000 00000 00000	00001 00000 00000	00001 00100 00100	00001 00010 00001	00000 00000 00000	
00	00000000011 000000000010 000000000001	00010 00010 00010 00010	00010 00010 00010 00010	00010 00010 00010 00001	00010 00010 00001 00001	00010 00001 00001 00001	00000 00000 00000
		ASYNC BSYNC		19' 18'		14bit 13bit	

【0026】 【表3】

	データ語	符号語
j=1	11 10 01	10000 01000 00*00
i=2	0011 0010	00010 00000 00001 00000
	1011	00000 00*00
i=3	000111 000110 000101 000100	00010 00010 00000 00010 00001 00000 00001 00001 00000 00000 00010 00000
	000011	00000 00001 00000
i=4	00001011 00001010 00001001 00001000	00010 00010 00010 00000 00010 00010 00001 00000 00010 00001 00001 00000 00001 00001 00001 00000
	00000111 00000110 00000101 00000100	00000 00010 00010 00000 00000 00010 00001 00000 00000 00000 00100 00*00
	00000011	00000 00000 00010 000*0
i=5	0000001101 0000001010 0000001001 0000001000	00010 00010 00010 00010 00000 00010 00010 00010 00001 00000 00010 00010 00001 00001 00000 00010 00001 00001 00001 00000
	0000000111 0000000110 0000000101 0000000	00001 00001 00001 00001 00000 00000 00010 00010 00010 00000 00000 00010 00001 00001 00000 00000 00010 00001 00001 00000
	0000000011 0000000010 0000000001 0000000	00000 00001 00001 00001 00000 00000 00000 00100 00010 00000 00000 00000 00100 00001 00000 00000 00000 00010 00001 00000
		ASYNC 20T 19T 11bit BSYNC 19T 18T 13bit

【0027】パターン発生回路12は、符号化回路11 から供給される符号列Aに基づいて、Tacビットからなるパターンを所定間隔Tcodeビットで発生する。そして、パターン挿入回路13は、符号化回路11から供給される符号列Aにパターン発生回路12から供給されるTacビットからなるパターンを所定間隔Tcodeビットで*

* 挿入して符号列Bを生成する。また、パターン発生回路 12は、所定の周期で同期信号等も発生し、パターン挿 入回路13は、との同期信号等も符号列Aに挿入する。 変調回路14は、パターン挿入回路13から供給される 符号列BをNRZI変調して変調符号を生成し、との変 調符号を出力する。

【0028】ととで、パターン発生回路12について説明する。

【0029】変調回路14から出力される変調符号は、 10 挿入されたパターンの「1」の数が奇数(以下、「1」 の数が奇数のパターンを反転パターンという。)のとき は、挿入されたパターン以降は論理が反転し(「0」が 「1」、「1」が「0」となり)、「1」の数が偶数 (以下、「1」の数が偶数のパターンを非反転パターン という。)のときは論理は反転しなことから、この変調 装置では、パターン発生回路12で非反転パターン又は 反転パターンを発生して、符号列Aに挿入することによ り、変調符号のDSVを制御する。

【0030】ととろで、冗長度の増加を最小限に抑える 20 ととができるパターンは、「1」の数が0個又は1個の パターンである。したがって、パターン発生回路12 は、「1」の数が0個又は1個のパターンを発生する。 なお、「1」の数が0個のパターンは、符号則によって は「0」の連続が最大ランk以上となってしまうときが あり、その符号に対しては「1」の数が0個のパターン の代わりに「1」の数が2個のパターンを発生する。す なわちパターン発生回路12は、「1」の数が0個、1 個又は2個の3種類のパターンを発生する。

【0031】また、パターン挿入回路13において符号 30 列Aの任意の場所にパターンを挿入したとき、パターンが挿入された符号列Bが(d,k)符号則を満足する必要があるので、上述の「1」の数が2個のパターンでは、そのパターンの最小の長さ、すなわち上述の所定の長さTacビットは下記式1により求められ、「1」の数が1個のパターンでは、所定の長さTacビットは下記式2により求められる。

[0032]

$$T_{dc} = (d - S_1) + 1 + d + 1 + (d - (d - S_1))$$

= 2 (d + 1) ···式1
 $T_{dc} = (d - S_1) + 1 + (d - (d - S_1))$
= d + 1 ···式2

ここで、S, は、挿入されるパターン以前の連続する「0」の数であり、0≦S,≦kの条件を満足する。したがって、パターン発生回路12は、符号化回路11において(d, k)符号が採用されているときは、2(d+1)ビットからなるパターンを発生する。なお、k=∞では、上述の「1」の数が0個のパターンを用いることができ、そのときは、パターン発生回路12は、d+1ビットとからなるパターンを発生するようにしてもよい。

【0033】具体的には、パターン発生回路12は、例えば上述した(4、19:2.5:5)符号の場合、10(=2×(4+1))ビットからなるパターンであって、例えば図3に示すように、反転パターンとして「00000010」のパターン、「00000001」のパターンを発生し、非反転パターンとして「001000010」のパターンで発生し、非反転パターンとして「001000010」のパターンで発生す

10

10

る。また、パターン発生回路12は、この反転パターン 又は非反転パターンを発生する際に、今回挿入するパタ ーン以前の符号列AのDSVが正であって、今回挿入す るパターンと次に挿入するパターン間の符号列AのDS Vの正のピーク値が負のピーク値よりも大きいときは反 転パターンを発生し、正のピーク値が負のピーク値より も小さいときは非反転パターンを発生する。また、パタ ーン発生回路12は、今回挿入するパターン以前の符号 列AのDSVが負であって、今回挿入するパターンと次 に挿入するパターン間の符号列AのDSVの負のピーク 値が正のピーク値よりも大きいときは反転パターンを発 生し、負のピーク値が正のピーク値よりも小さいときは 非反転パターンを発生する。

11

【0034】すなわち、パターン発生回路12は、例え ば図4に示すように、今回挿入するパターンと次に挿入 するパターン間の符号列AのDSVを算出するDSV算 出回路21と、今回挿入するパターンと次に挿入するパ ターン間の符号列AのDSVの正のピーク値P。と負の ピーク値P、を検出するピーク検出回路22と、挿入す るパターンの直前の符号列Aのピットと直後の符号列A 20 のビットを判断する直前・直後ビット処理回路23と、 上記ピーク検出回路22からのピーク値P。、P。等に 基づいて、挿入するパターンを決定するパターン決定回 路24と、今回挿入するパターン以前の符号列AのDS V等を記憶するメモリ25とを備える。

【0035】そして、DSV算出回路21は、今回挿入 するパターンと次に挿入するパターン間の符号列AのD SV(以下、区間のDSVという。)を算出し、とのD SVをパターン決定回路24に供給する。具体的には、 回パターンを挿入する位置Pと、次にパターンを挿入す る位置Qと間の、すなわち区間PQにおける符号列Aの DSVを-2として検出する。また、例えば図5Bに示 すように、DSV算出回路21は、区間PQにおける符 号列AのDSVとして+2を検出する。また、例えば図 5 Cに示すように、DSV算出回路21は、区間PQに おける符号列AのDSVとして+2を検出する。

【0036】ピーク検出回路22は、区間PQにおける 符号列AのDSVの正のピーク値P、と負のピーク値P 、を検出し、これらのピーク値P_n、P_cをパターン決 40 定回路24に供給する。具体的には、ピーク検出回路2 2は、例えば上述の図5Aに示すように、区間PQにお ける正のピーク値P_n、負のピーク値P_cとして2、5 を検出する。また、例えば図5 Bに示すように、ピーク 検出回路22は、区間PQにおける正のピーク値P_n、 負のピーク値P、として4、2を検出する。また、例え は図5Cに示すように、ピーク検出回路22は、区間P Qにおいて、正のピーク値P,、負のピーク値P,とし て2、6を検出する。

るパターンの直前の符号列Aのビット(以下、直前ビッ トという。)と直後の符号列Aのビット(以下、直後ビ ットという。)を判断し、この判断結果をバターン決定 回路24に供給する。具体的には、直前・直後ビット処 理回路23は、挿入するパターンの直前の d + 1 ビッ ト、例えば上述の図3に示すように挿入するパターンの 直前の5ピット、直後の5ピットからなる直前ビット、 直後ビットを判断し、「1」の有無やその位置を示す直 前・直後ピット情報をパターン決定回路24に供給す

【0038】パターン決定回路24は、例えば図6に示 すように、上記ピーク検出回路22からのピーク値P "、P、等に基づいて、挿入可能なパターンを選出する パターン選出回路24aと、上記メモリ25から読み出 された今回挿入するパターン以前の符号列AのDSV等 に基づいて、ピーク検出回路22で選出されたパターン の1つを上記パターン挿入回路13に出力するパターン 出力回路24bとから構成される。

【0039】そして、パターン選出回路24aは、メモ リ25から供給される今回挿入するパターン以前の符号 列AのDSV(以下、累積DSVという。)が正であっ て、ピーク検出回路22から供給される符号列Aの区間 のDSVの正のピーク値が負のピーク値よりも大きいと きは反転パターンを選択し、正のピーク値が負のピーク 値よりも小さいときは非反転バターンを選択する。一 方、パターン選出回路24 aは、メモリ25から供給さ れる符号列Aの累積DSVが負であって、ピーク検出回 路22から供給される符号列Aの区間のDSVの負のピ ーク値が正のピーク値よりも大きいときは反転パターン DSV算出回路21は、例えば図5Aに示すように、今 30 を選択し、負のピーク値が正のピーク値よりも小さいと きは非反転バターンを選択する。また、バターン選出回 路24 a は、直前・直後ビット処理回路23からの直前 ・直後ビット情報に基づいて、バターンを挿入したとき に(d,k)符号の符号則を満足するパターンを、選択 した反転パターン又は非反転パターンのうちから選択す

【0040】具体的には、パターン選出回路24aは、 例えば上述の図5Aに示すように、位置Pにおける符号 列Aの累積DSVが正(+2)であって、区間PQにお ける正のピーク値P_n(2)が負のピーク値P_L(5)よ りも小さいときは、上述の図3に示す3つの非反転バタ ーンを選択する。また、例えば図5日に示すように、位 置Pにおける累積DSVが正(+2)であって、区間P Qにおける正のピーク値Pu(4)が負のピーク値P 、(2) よりも大きいときは、バターン選出回路24a は、上述の図3に示す3つの反転パターンを選択する。 また、例えば図5Cに示すように、位置Pにおける累積 DSVが正(+2)であって、区間PQにおける正のピ ーク値P。(2)が負のピーク値P。(6)よりも小さい 【0037】直前・直後ビット処理回路23は、挿入す 50 ときは、パターン選出回路24aは、上述の図3に示す

3つの非反転パターンを選択する。

【0041】なお、正のピーク値P, と負のピーク値P, が等しいときは、パターン選出回路24aが無条件で何れか一方のパターンを選択するようにする。

【0042】パターン出力回路24bは、メモリ25か ら供給される符号列Aの累積DSVと、DSV算出回路 21から供給される符号列Aの区間のDSVとを加算 し、この加算値の絶対値、すなわち次に挿入するバター ンの位置における符号列Aの累積DSVの絶対値に基づ いて、パターン選出回路24aで選択された反転パター ン又は非反転パターンのうちから、例えば次に挿入する パターンの位置における符号列Aの累積DSVの絶対値 が最も小さくなるパターンを選択して、パターン挿入回 路13に出力する。具体的には、バターン出力回路24 bは、例えば上述の図3に示す3つの反転パターン又は 3つの非反転パターンのうちから、上述の図5に示す位 置Qにおける符号列Aの累積DSVの絶対値が最も小さ いパターンを選択して出力する。また、パターン出力回 路24bは、上述のようにして求めた加算値を、位置Q における符号列Aの累積DSVとしてメモリ25に供給 20 し、メモリ25は、との累積DSVを記憶する。なお、 パターン出力回路24bが位置Pに挿入したパターン自 体のDSVも考慮して、すなわちパターンのDSVも加 算して、位置Qにおける累積DSVを求めるようにして も良い。

【0043】そして、バターン挿入回路13は、上述したように、符号化回路11から供給される符号列Aに、バターン出力回路24bから供給されるバターンを所定の周期で挿入し、バターンが挿入された符号列Bを変調回路14に供給する。変調回路14は、符号列BをNRZI変調して出力する。この結果、変調回路14からはDSVの絶対値を小さくするDSV制御された、すなわち直流成分や低域成分が抑圧(あるいはカット)された変調符号が出力される。

【0044】以上の説明で明らかなように、との実施の 変調装置では、(d,k)符号列に2(d+l)ビット の長さを有するパターンを所定間隔丁、。。。ビットで挿入 した後、NRZI変調して、DSV制御された変調符号 を出力することにより、挿入したパターンの「1」の数 に基づいて変調符号のDSVを制御することができると 共に、パターンが挿入された符号列Bが符号則を満足し た状態で、パターンの長さを最小とするとができ、冗長 度の増加を少なくすることができる。また、挿入するパ ターンを「1」の数が0、1、2の3種類のバターンと することにより、冗長度の増加を必要最小限に抑えるこ とができる。また、今回挿入するパターン以前の符号列 のDSVと、今回挿入するパターンと次に挿入するパタ ーン間の符号列のDSVとを加算し、この加算値の絶対 値が小さくなるように3種類のパターンのうちの1つを 選択して挿入することにより、短いバターンでDSVを 50 大きく変化させることができる。

【0045】また、この実施例の変調装置では、符号列 に所定の長さのパターンを所定間隔で挿入する際に、今 回挿入するパターン以前の符号列のDSVが正であっ て、今回挿入するパターンと次に挿入するパターン間の 符号列のDSVの正のピーク値が負のピーク値よりも大 きいときは反転バターンを挿入し、正のピーク値が負の ピーク値よりも小さいときは非反転パターンを挿入し、 今回挿入するパターン以前の符号列のDSVが負であっ て、今回挿入するパターンと次に挿入するパターン間の 符号列のDSVの負のピーク値が正のピーク値よりも大 きいときは反転バターンを挿入し、負のピーク値が正の ピーク値よりも小さいときは非反転パターンを挿入する ことにより、従来の装置に比して累積DSVのピーク値 が小さくなるように、DSVの制御を行うことができ る。具体的には、従来の装置では、例えば従来の技術で 説明した図8Cに示すように、位置Pに反転パターンが 挿入されることによって、位置Pから位置Qの間で累積 DSVのピーク値が8となるのに対して、この変調装置 では、例えば上述の図50に示すように、位置Pに非反 転パターンを挿入することによって、位置Pから位置Q の間で累積DSVのピーク値を+4、-4と小さくする ことができる。換言すると、この変調装置では、従来の 装置に比して、DSVのピーク値を小さく抑えることが できる。

【0046】つぎに、本発明を適用した復調装置の一実施例について説明する。

【0047】この復調装置は、例えば図7に示すように、変調信号をNRZI復調して、パターンが挿入された上記符号列Bを再生する復調回路31と、該復調回路31からの符号列Bからパターンを除去して、上記符号列Aを再生するパターン除去回路32と、該パターン除去回路32からの符号列Aを復号化して、元のデータ列を再生する復号化回路33と、同期信号を検出するSYNC検出回路34と、該SYNC検出回路34で検出された同期信号に基づいて、上記パターン除去回路32等を制御するタイミング管理回路35とを備える。

【0048】そして、復調回路31には、受信信号あるいは再生信号に所謂波形等化処理、2値化処理等を施して得られる変調符号が供給され、この復調回路31は、変調符号をNRZI復調して、上述した変調装置のパターン挿入回路13の出力に対応するパターンが挿入された符号列Bを再生し、この符号列Bをパターン除去回路32及びSYNC検出回路34に供給する。すなわち、上述したように変調装置において変調符号に直流成分や低域成分が含まれないようにDSV制御しているので、従来の技術で述べた直流成分に起因したエラー等がない変調符号がこの復調回路31に供給され、エラーがない符号列Bを再生することができる。

【0049】SYNC検出回路34は、同期信号を検出

し、タイミング管理回路35は、この検出された同期信 号に基づいて、例えば再生クロックをカウントしてバタ ーンが挿入されている位置を検出し、検出結果に基づい てパターン除去回路32を制御する。

【0050】パターン除去回路32は、タイミング管理 回路35の制御のもとに、Tac ビットからなるパターン が所定間隔Tcoceビットで挿入された符号列Bからパタ ーンを除去して、符号列Aを再生する。ところで、上述 したように変調装置においてパターンは所定間隔Tcode ビットで挿入されているので、簡単に除去することがで 10 ができる。

【0051】復号化回路33は、バターン除去回路32 から供給される符号列Aを、送信(あるいは記録)の際 の符号則に対応して復号化して元のデータを再生し、と のデータを出力する。

【0052】なお、本発明は上述の実施例に限定される ものではなく、例えば、上述の実施例では符号を(4, 19; 2, 5; 5) 符号として説明したが、例えば (4, 18; 2, 5; 6)符号、(4, 22; 2, 5; 5) 符号、RLL(2, 7) 変調等のDSV制御が考慮 20 されていない符号に対して、本発明を適用できることは 言うまでもない。

[0053]

【発明の効果】以上の説明で明らかなように、本発明で は、符号列に所定の長さのパターンを所定間隔で挿入 し、パターンが挿入された符号列をNRZⅠ変調して、 DSV制御された変調符号を出力する際に、今回挿入す るパターン以前の符号列のDSVが正であって、今回挿 入するパターンと次に挿入するパターン間の符号列のD SVの正のビーク値が負のビーク値よりも大きいときは 30 14 変調回路 「1」の数が奇数のパターンを挿入し、正のピーク値が 負のピーク値よりも小さいときは「1」の数が偶数のバ ターンを挿入し、今回挿入するパターン以前の符号列の DSVが負であって、今回挿入するパターンと次に挿入 するパターン間の符号列のDSVの負のピーク値が正の ピーク値よりも大きいときは「1」の数が奇数のバター ンを挿入し、負のピーク値が正のピーク値よりも小さい ときは「1」の数が偶数のパターンを挿入することによ り、挿入したパターンの「1」の数に基づいて変調符号 のDSVを制御することができると共に、従来の装置に 40 35 タイミング管理回路 比して累積DSVのピーク値が小さくなるように、DS

V制御を行うことができる。

(9)

【0054】また、挿入するパターンを「1」の数が 0、1、2の3種類のパターンとすることにより、冗長 度の増加を必要最小限に抑えることができる。また、今 回挿入するパターン以前の符号列のDSVと、今回挿入 するパターンと次に挿入するパターン間の符号列のDS Vとを加算し、この加算値の絶対値が小さくなるように 3種類のパターンのうちの1つを選択して挿入すること により、短いパターンでDSVを大きく変化させること

【図面の簡単な説明】

【図1】本発明を適用した変調装置の要部の回路構成を 示すブロック図である。

【図2】上記変調装置の動作原理を説明するためのタイ ムチャートである。

【図3】挿入するパターンの具体例を示す図である。

【図4】上記変調装置を構成するバターン発生回路の具 体的な構成を示すブロック図である。

【図5】DSVの具体的な値を示す図である。


【図6】上記変調装置を構成するパターン決定回路の具 体的な構成を示すブロック図である。


【図7】本発明を適用した復調装置の要部の回路構成を 示すブロック図である。


【図8】従来のDSV制御方法におけるDSVの値を示 す図である。

【符号の説明】


- 11 符号化回路
- 12 パターン発生回路
- 13 パターン挿入回路
- - 21 DSV算出回路
 - 22 ピーク検出回路
 - 23 直前・直後ビット処理回路
 - 24 パターン決定回路
 - 24a パターン選出回路
 - 24b パターン出力回路
 - 31 復調回路
 - 32 パターン除去回路
 - 33 復号化回路















【図5】








【図7】



【図8】



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分

【発行日】平成13年12月21日(2001.12.21)

【公開番号】特開平8-204569

【公開日】平成8年8月9日(1996.8.9)

【年通号数】公開特許公報8-2046

【出願番号】特願平7-10230

【国際特許分類第7版】

H03M 5/06

G11B 20/14 341

H04L 25/49

(FI)

H03M 5/06

G11B 20/14 341 A

H04L 25/49

【手続補正書】

【提出日】平成13年3月15日(2001.3.15)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

[0010]

【発明が解決しようとする課題】本発明は、上述の問題点に鑑みてなされたものであり、DSV制御が考慮されていない符号に対してDSV制御を行う際に、従来の装置に比して、DSVのピーク値を小さくすることができ*

* ると共に、冗長度の増加を必要最小限に抑えることができる変調方法、変調装置及び復調装置を提供することを 目的とする。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

[0025]

【表2】

表1(2/2)

	データ語			7	于号語		
i=5	0000001111 0000001110 0000001101 0000001100	01000 01000 00100 00100	00000	00000	00001	00000] }
	0000001011 0000001010 0000001001 0000001000	00010 00010 00010 00010	00010 00010	00010 00010 00001 00001	00010 00001 00001 00001	00000 00000 00000 00000	•
	0000000111 0000000110 0000000101 0000000	00001 00000 00000 00000	00001 00010 00010 00010	00001 00010 00010 00001	00001 00010 00001 00001	00000 00000 00000	
	0000000011 0000000010 0000000001	00000 00000 00000	00000 00000 00000	00001 00100 00100	00001 00010 00001	00000 00000 00000	
0	000000000011 000000000010 000000000001 000000	00010 00010 00010 00010	00010 00010 00010 00010	00010 00010 00010 00001	00010 00010 00001 00001	00010 00001 00001 00001	00000 00000 00000 00000

【手続補正3】


【補正対象書類名】明細書

【補正対象項目名】0026 【補正方法】変更 【補正内容】 【0026】 *【表3】

* 麦2

		表 2
	データ語	符号語
i=l	11 10 01	10000 01000 00*00
i=2	0011 0010	00010 00000 00001 00000
į	1011	00000 00*00
i=3	000111 000110 000101 000100	00010 00010 00000 00010 00001 00000 00001 00001 00000 00000 00010 00000
	000011	00000 00001 00000
i=4	00001011 00001010 00001001 00001000	00010 00010 00010 00000 00010 00010 00001 00000 00010 00001 00001 00000 00001 00001 00001 00000
	00000111 00000110 00000101 00000100	00000 00010 00010 00000 00000 00010 00001 00000 00000 00001 00001 00000 00000 00000 00100 00*00
	00000011	00000 00000 00010 000*0
i=5	0000001101 0000001010 0000001001 0000001000	00010 00010 00010 00010 00000 00010 00010 00010 00001 00000 00010 00010 00001 00001 00000 00010 00001 00001 00001 00000
	0000000111 0000000110 0000000101 0000000	00001 00001 00001 00001 00000 00000 00010 00010 00010 00000 00000 00010 00001 00001 00000 00000 00010 00001 00001 00000
	0000000011 0000000010 0000000001 0000000	00000 00001 00001 00001 00000 00000 00000 00100 00010 00000 00000 00000 00100 00001 00000 00000 00000 00010 00001 00000

【手続補正4】 【補正対象書類名】図面 【補正対象項目名】図6 【補正方法】変更 【補正内容】 【図6】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.